定的內(nèi)存(其地址在內(nèi)存另一單元D中)。則執(zhí)行該指令需要的CPU周期數(shù)為

　　A.2 B.3

　　C.4 D.5

　　9、在微程序控制器中，一般采用的兩級(jí)時(shí)序體制是

　　A.指令周期和CPU周期 B.CPU周期和節(jié)拍電位

　　C.CPU周期和時(shí)鐘脈沖 D.節(jié)拍電位和時(shí)鐘脈沖

　　10、微程序的設(shè)計(jì)者是

　　A.硬件設(shè)計(jì)員 B.軟件設(shè)計(jì)員

　　C.系統(tǒng)維護(hù)員 D.應(yīng)用程序員

　　11、如果把存儲(chǔ)器分為內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器，那么這種分類方法是

　　A.按存儲(chǔ)介質(zhì)分類 B.按信息的可保護(hù)性分類

　　C.按存取方式分類 D.按所處位置及功能分類

　　12、下列存儲(chǔ)器中可以被CPU直接訪問的是

　　A.虛存 B.主存

　　C.磁盤 D.U盤

　　13、I/O端口的編址方法有統(tǒng)一編址和獨(dú)立編址兩種，在下列關(guān)于統(tǒng)一編址方法特點(diǎn)的敘述中，錯(cuò)誤的是

　　A.從存儲(chǔ)器空間劃出一部分地址空間給I/O端口

　　B.無專門的輸入/輸出(I/O)指令

　　C.有專門的輸入/輸出(I/O)指令

　　D.CPU把I/O端口當(dāng)作存儲(chǔ)器單元一樣進(jìn)行訪問

　　14、在串行接口中，CPU與接口一側(cè)傳送的數(shù)據(jù)和外設(shè)與接口一側(cè)傳送的數(shù)據(jù)分別是

　　A.并行數(shù)據(jù)、并行數(shù)據(jù) B.并行數(shù)據(jù)、串行數(shù)據(jù)

　　C.串行數(shù)據(jù)、并行數(shù)據(jù) D.串行數(shù)據(jù)、串行數(shù)據(jù)

　　15、CPU接收到中斷請(qǐng)求信號(hào)后，如果CPU允許中斷(開中)，則響應(yīng)中斷發(fā)生在

　　A.時(shí)鐘周期結(jié)束時(shí) B.總線周期結(jié)束時(shí)

　　C.下一指令周期結(jié)束時(shí) D.當(dāng)前指令周期結(jié)束時(shí)